This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

,			
			÷
	•		
•			

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-130169

(43)Date of publication of application: 08.10.1980

(51)Int.CI.

H01L 29/78

H01L 29/60

(21)Application number: 54-036872

(71)Applicant:

HITACHI LTD

(22)Date of filing:

30.03.1979

(72)Inventor:


KOMORI KAZUHIRO

(54) METHOD OF FABRICATING SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enhance the withstand voltage of a semiconductor device by oxidizing a polysilicon layer to form a gate insulating film to alleviate electic field concentration in the vicinity of a drain.

CONSTITUTION: A first gate layer 14 off-set from the drain side on a gate insulating film 12 is formed thereon, and a polysilicon layer is then coated on the portion in the vicinity of the drain of the gate insulating film 12 and on the gate layer 14. The polysilicon layer is then oxidized to form an interlayer insulating and gate insulating film 20. A second gate layer 22 is then formed on the portion in the vicinity of a drain at least from the film 20. The layer 22 is then patterned, and source and drain diffusing openings are formed at the films 20 and 12, respectively, suitable doner impurity is selectively diffused through the openings in the substrate 10 to form by self-matching an N+-type source region 24 and an N+-type drain region 26 at the gate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報 (A)

昭55-130169

⑤Int. Cl.³H 01 L 29/78 29/60 識別記号

庁内整理番号 6603-5F 7638-5F 43公開 昭和55年(1980)10月8日

発明の数 1 審査請求 未請求

(全 3 頁)

6)半導体装置の製法

②特 顯 昭54-36872

②出 願 昭54(1979)3月30日

⑫発 明 者 小森和宏

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 網 書

発明の名称 半導体装置の製法

特許請求の無照

1. ゲート絶録膜上にドレイン偶からオフセット した第1のゲート層を形成する工程と、前記第1 のゲート層及び前記ゲート絶録膜のドレイン五傍 部分をおかつてポリシリコン層を形成する工程と、 前記ポリシリコン層を酸化して層間絶録業ゲート 絶録膜を形成する工程と、前記層間絶録業ゲート 絶録膜の少なくともドレイン五傍部分上に第2の ゲート層を形成する工程とを含むことを特徴とす る牛導体装置の製法。

発明の詳細な説明

本発明は、半導体装置、特に高耐圧用の絶象ゲート型電界効果トランジスタ(以下、 I G アヨエ と時配する)のような電界効果半導体装置の製法に関する。

従来提案されている高計圧IGリョエの製法と しては、ゲート絶縁膜上にドレイン倒からオフセットした第1のポリシリコンゲート層を形成した 後、との第1のゲート層の表面を製化して層間絶 最度を形成し、との層間絶象化一部が重なるよう にして前記ゲート絶録度のドレイン近傍部分上に 第2のポリシリコンゲート層を形成するものがあ つか。

しかしながら、とのような製法によると、第2 ゲート層は薄いゲート 絶縁膜上に配置されること になるため、十分な耐圧が得られない欠点があつ た。

本発明の目的は、このような欠点のない改良された電界効果半導体装置の製法を提供することに ある。

本発明による製法は、ポリシリコン層を酸化するととによりゲート絶級膜を形成するようにした ととを特徴とするものであつて、以下、派付図面 に示す実施例について群述する。

第1 a 図乃至第1 4 図は、本発明の一実施例に よる高耐圧 I G F B T の一連の製造工程を示すも ので、次に説明する工程(4)~(4)は第1 a 図~第 1 4 図のものにそれぞれ対応している。

(2)

(1)

持開昭55-130169(2)

- (a) まず、P型シリコンからなる半導体基板。10を用意し、その表面を酸化して例えば500Åの厚さのゲート絶縁膜12を形成する。そして、ロアの法によりゲート絶縁膜12上にポリンクラフィ技術がルンクリコンをボックした核、ホトリンクして第12がでは、コンをボックリコンをボックして、適当なアート層14を形成みずる。さとにより第1ゲート層14を形成みずる。とにより第1ゲート層14を形成みでは、発生の中にも不純物が成立みのマスクとして作用し、その中にも不純物がける。とのようなボリコンを十分低低がいる。とのは、別途第1ゲート層に不純物では、別途第1ゲート層14のボリコンを十分低低がにできない場合には、別途第1ゲート層に不純物をドーブしてとれを低抵抗化する。

2.2

(3)

たお、第14図の構成において、第1ダート層 14がドレイン領域26からオフセットしている のも、ドレイン近傍における電界集中を緩和する ためであり、またド型低機度領域18を第1ダー ト層14とドレイン領域26との間に形成したの もドレイン空芝層の伸びを助長してその電界集中 を緩和するためである。

従つて、第14図の構成によれば、合計3つの 高耐圧化対策がとられているということができ、 IGF81で実現可能な限度に近い高い耐圧を得 ることができるものである。

図面の簡単を説明

第1 a 図乃至第1 d 図は、本発明の一実施例に よる高耐圧 I G ア B T の製造工程を示す基板断面 図である。

- 10・・半導体基板、
- 12・・ゲート絶縁膜、
- 14・・第1タート層、
- 18 • 低機 废银墩、
- 20・・層間絶象兼ゲート絶級膜、

....

(5)

- (c) この後、層間絶級兼ゲート絶縁膜20の上 にC▼D法によりポリシリコンをデポジントし、 第2のゲート層22を形成する。
- (4) 第2ゲート層22をバターニングした後、 層間絶録夢ゲート絶縁膜20及びその下のゲート 絶縁膜12にソース・ドレイン拡散用の開口部を エッチングにより形成し、各々の開口部を介して 基板10中に適当なドナー不純物を選択拡散し、 それによつてド⁺型ソース領域24及びド⁺型ドレイン領域26をゲート部に対して自己整合的に 形成する。とのとき、 N型領域16はド⁺型領域 24に吸収され、ド型領域186その一部がド⁺ 型領域26に吸収される。

上配した方法によれば、第2ゲート層22は、ゲート絶級膜12及び層間絶録兼用ゲート絶象膜20の2層を介して第型領域18及び3十型領域26と対向するようになるので、それら2層の厚さのために領域18,26に作用するゲート電界が比較的弱くなり、ドレイン近傍における電界集中が緩和されて高耐圧化が可能になる。



(4)


22・・第2ゲート層、

24・・ソース領域、

26・・ドレイン領域。

代理人 弁理士 荐 田 利 号





特許法第17条の2の規定による補正の掲載

昭和 54 年特許願第 36872 号 (特開 昭 55-130169 号, 昭和 55 年 10 月 8 日発行 公開特許公報 55-1302 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (2)

Int.Cl.	識別記号	庁内整理番号
HOIL 29/78 29/60	·	8 4 2 2 - 5 F 7 6 3 8 - 5 F
		•

事 秘》和广正《郜(自希)

昭和 64 2月 21日

特許庁長官限

事件の表示

昭和 54 年 特許顯 第 36872 号

発明の名称

半導体装置の製法

捕正をする者

事件との関係 特許出願人

所

名 称 (510) 株式会社 日 立 製 作 所

代理人

居

〒100 東京都千代田区丸の内一丁目5番1号

株式会社日立製作所内

電話 東京 212-1111 (大代表)

名 (6850) 弁理士 小 川 勝 男

61, 2, 21

補 正 の 対 象 明細書の特許請求の範囲の編及び発明の詳細な説明の標

補正の内容

1. 明顯書の特許請求の範囲の記載を別級のとおりに補正する。

別紙

特許請求の範囲

1. 第1 原電型の半導体基板の表面に第1 の結果 限を介して第1 のゲート層を形成する工種と、上 記解1 のゲート層をマスクとして第2 導電型の第 1 不純物添加領域を上記半導体基板に形成する工程と、その一部が上記第1 のゲードに重なった第 2 のゲート層を第2 の絶縁膜を介して形成する工程と、上記第2 のゲート層をマスクとして上記第 1 不純物添加領域よりも高級度かつ深い第2 導 型の第2 不純物添加領域を上記半導体基板に形成 する工程とを含むことを特徴とする半導体装置の 製法。

代理人 弁理士 小川 閉

